“硬件线程”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果156395个，建议您升级VIP下载更多相关专利

[发明专利]对多个辅助硬件线程进行可缩放状态跟踪的方法和系统-CN201110288515.2有效
发明人： R·L·阿恩特;G·R·弗雷泽;R·P·霍尔 -专利权人：国际商业机器公司
申请日： 2011-09-19 - 公布日： 2012-04-11 - 主分类号： G06F9/46 文献下载
摘要：本发明的实施方式涉及对多个辅助硬件线程进行可缩放状态跟踪的方法和系统。其中处理器包括发起硬件线程，该发起硬件线程发起第一辅助硬件线程以执行第一代码段。接下来，发起硬件线程响应于发起第一辅助硬件线程而设置辅助线程执行指示符。所设置的辅助线程执行指示符指示辅助硬件线程是否正在执行。第二辅助硬件线程发起和开始执行第二代码段。接着，发起硬件线程检测辅助线程执行指示符中的改变，该改变表示第一辅助硬件线程和第二辅助硬件线程两者终止。照这样，发起硬件线程响应于这两个辅助硬件线程终止而评估辅助硬件线程结果。
辅助硬件线程进行缩放状态跟踪方法系统

[发明专利]用于众核处理的快速同步屏障的技术-CN201580061900.X有效
发明人： A·D·罗宾森 -专利权人：英特尔公司
申请日： 2015-11-11 - 公布日： 2020-09-29 - 主分类号： G06F9/52 文献下载
摘要：用于多线程化同步的技术包括具有众核处理器的计算设备。每个处理器核包括多个硬件线程。由处理器核执行的硬件线程进入同步屏障并与由同一处理器核执行的其他硬件线程同步。在同步之后，所述硬件线程与可能由不同处理器核执行的源硬件线程同步。可以利用所有硬件线程的n路混洗来分配所述源硬件线程，其中，n是每个处理器核的硬件线程数。所述硬件线程与由同一处理器核执行的其他硬件线程重新同步。所述硬件线程与所述源硬件线程以及由同一处理器核执行的所述其他硬件线程交替同步，直到所有硬件线程都已同步。
用于处理快速同步屏障技术

[发明专利]多硬件线程处理器及其业务处理方法-CN200910093490.3有效
发明人：李昶 -专利权人：成都市华为赛门铁克科技有限公司
申请日： 2009-09-24 - 公布日： 2010-03-03 - 主分类号： G06F9/38 文献下载
摘要：本发明实施例公开了一种多硬件线程处理器及其业务处理方法。该方法包括：获得硬件线程的FIFO队列状态，所述FIFO队列状态达到预设状态时向上游硬件线程发送控制命令；接收到所述控制命令的上游硬件线程根据所述控制命令对业务进行处理。该多硬件线程处理器包括硬件线程以及所述硬件线程的至少一个上游硬件线程。本发明实施例硬件线程可根据自身的FIFO队列的状态，向上游硬件线程发送控制命令使上游硬件线程暂停对业务的处理，可有效提高各硬件线程占有流水线资源的利用率，降低流水线资源的浪费，提高整个CPU处理业务的性能
硬件线程处理器及其业务处理方法

[发明专利]具有高级操作系统支持的处理器-CN201680030751.5有效
发明人： G·纳赛尔;C·J·格罗斯尼尔;A·J·赫内;P·赫特利;M·森蒂尔威兰;其他发明人请求不公开姓名 -专利权人：优创半导体科技有限公司
申请日： 2016-05-17 - 公布日： 2021-11-30 - 主分类号： G06F9/46 文献下载
摘要：计算机处理器可包括多个硬件线程。计算机处理器还可包括用于硬件线程的状态的状态处理器逻辑。状态处理器逻辑可包括每线程逻辑和公共逻辑，每线程逻辑可包含在多个硬件线程中的每个硬件线程中复制的状态，公共逻辑独立于多个硬件线程中的每个硬件线程。计算机处理器还可包括单线程模式逻辑以在单线程模式中执行来自所述多个硬件线程中的仅一个硬件线程的指令。计算机处理器还可包括第二模式逻辑以在第二模式中同时执行来自所述多个硬件线程中的多于一个硬件线程的指令。计算机处理器还可包括切换模式逻辑以在第一模式和第二模式之间切换。
具有高级操作系统支持处理器

[发明专利]在没有管理程序介入的情况下获得和释放硬件线程-CN201180045178.2有效
发明人： G·R·弗雷泽;R·霍尔 -专利权人：国际商业机器公司
申请日： 2011-09-08 - 公布日： 2013-06-12 - 主分类号： G06F9/38 文献下载
摘要：第一硬件线程执行软件程序指令，其指令第一硬件线程以发起第二硬件线程。这样，第一硬件线程标识可由第一硬件线程访问的一个或者多个寄存器值。接着第一硬件线程向由第二硬件线程可访问的一个或者多个寄存器复制所标识的寄存器值。继而，第二硬件线程访问在可访问寄存器中包括的所复制寄存器值，并且相应地执行软件代码。
没有管理程序介入情况获得释放硬件线程

[发明专利]多线程处理器-CN201310487399.6有效
发明人：佐藤纯一;安达浩次;中村阳介 -专利权人：瑞萨电子株式会社
申请日： 2013-10-17 - 公布日： 2018-10-02 - 主分类号： G06F9/50 文献下载
摘要：本发明涉及多线程处理器。调度器执行用于重复下述处理的线程调度，所述处理是指：以对包含在多个硬件线程当中的第一组之中的每个硬件线程所预先设置的次数来指定该每个硬件线程，并且以对包括其它硬件线程的第二组所预先设置的次数来指定第二组中的硬件线程中的任何一个此外，当线程调度所指定的第一组中的硬件线程是不可分派的时，所述调度器执行用于重新指定第二组中的硬件线程以代替第一组中的硬件线程的再调度。
多线程处理器

[发明专利]多线程处理器-CN201811024294.6有效
发明人：佐藤纯一;安达浩次;中村阳介 -专利权人：瑞萨电子株式会社
申请日： 2013-10-17 - 公布日： 2023-08-15 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及多线程处理器。调度器执行用于重复下述处理的线程调度，所述处理是指：以对包含在多个硬件线程当中的第一组之中的每个硬件线程所预先设置的次数来指定该每个硬件线程，并且以对包括其它硬件线程的第二组所预先设置的次数来指定第二组中的硬件线程中的任何一个此外，当线程调度所指定的第一组中的硬件线程是不可分派的时，所述调度器执行用于重新指定第二组中的硬件线程以代替第一组中的硬件线程的再调度。
多线程处理器

[发明专利]多线程虚拟流水线处理器的线程控制和调用方法及其处理器-CN201210195838.1有效
发明人：梅思行;廖畅;冀谦祥;吴佑伟;罗子扬 -专利权人：深圳中微电科技有限公司
申请日： 2012-06-13 - 公布日： 2012-10-24 - 主分类号： G06F9/38 文献下载
摘要：本发明涉及一种多线程虚拟流水线处理器的线程控制方法，包括如下步骤：将CPU线程运行队列中的线程直接依次分别分配到多线程虚拟流水线处理器的多路并行硬件线程时隙中运行；所述运行的线程产生属于其自身的硬件线程调用指令到硬件线程控制单元；所述硬件线程控制单元将所述ithread的调用指令按照接收时间形成其程序队列，调用并准备所述硬件线程；所述硬件线程按照其在所述硬件线程控制单元中的队列顺序依次在所述多线程虚拟流水线处理器的、空闲的多路并行硬件线程时隙中运行实施本发明的多线程虚拟流水线处理器的线程控制方法及其处理器，具有以下有益效果：其线程等待的时间大大减小；使得操作也较为简单。
多线程虚拟流水线处理器线程控制调用方法及其

[发明专利]基于处理器和FPGA混合架构的硬件线程执行方法-CN200810163210.7无效
发明人：陈天洲;严力科;陈度;王罡;冯德贵;吴斌斌 -专利权人：浙江大学
申请日： 2008-12-15 - 公布日： 2009-07-08 - 主分类号： G06F9/44 文献下载
摘要：本发明公开了一种基于处理器和FPGA混合架构的硬件线程执行方法，该方法是在可执行文件中增加硬件段，以硬件线程的方式运行硬件功能，创建硬件线程来执行程序中计算密集的部分。本发明为软件硬件线程提供统一的线程控制块，统一了软硬件线程控制接口，简化了软硬件线程的控制和管理，并能够有效提高系统的计算性能。
基于处理器 fpga 混合架构硬件线程执行方法

[发明专利]线程运行方法及装置-CN201310370098.5有效
发明人：张立新;侯锐;冯晓兵 -专利权人：华为技术有限公司;中国科学院计算技术研究所
申请日： 2013-08-22 - 公布日： 2018-07-13 - 主分类号： G06F9/48 文献下载
摘要：本发明实施例提供一种线程运行方法及装置。本发明提供的线程运行方法，包括：正在运行的当前用户线程向操作系统OS发送硬件线程分配请求；接收所述OS返回的硬件线程分配响应，所述硬件线程分配响应包括所述OS分配的目标硬件线程的标识；所述当前用户线程指示待运行用户线程在所述目标硬件线程中运行本发明实施例提供的线程运行方法，实现待运行用户线程的启动和运行可以通过当前用户线程的指令执行完成，相对于现有技术中需要库调度器和OS调度器的调度配置，用户线程才能被分配到硬件线程中启动和运行，在一定程度上减少了待执行用户线程启动和运行的过程
用户线线程运行硬件线程目标硬件分配调度器线程调度配置分配请求系统资源指令执行响应操作系统发送返回

[发明专利]功率优化的中断传递-CN201180041092.2有效
发明人： R·萨里帕利 -专利权人：英特尔公司
申请日： 2011-08-02 - 公布日： 2013-05-01 - 主分类号： G06F13/24 文献下载
摘要：处理器包括能够跟踪第一硬件线程和第二硬件线程的硬件线程中断等价信息的线程重映射逻辑。处理器也包括逻辑以接收从设备发布的中断，其中该中断具有关联于所述第一硬件线程的关联性。该处理器还包括逻辑以当硬件线程中断等价信息证实第二硬件线程能够处理所述中断时将中断重引导至第二硬件线程。
功率优化中断传递

[发明专利]在硬件线程调度程序上调度基于并行块的数据处理任务-CN201711452834.6有效
发明人：赫图尔·桑维;尼拉吉·南丹;米希尔·纳伦德拉·莫迪;K·S·漆尼什 -专利权人：德州仪器公司
申请日： 2017-12-27 - 公布日： 2023-08-08 - 主分类号： G06F9/50 文献下载
摘要：本发明提供一种用于在包含在数据处理装置中的硬件线程调度程序上执行并行线程的方法，所述方法包含：在所述硬件线程调度程序上配置第一线程(1100)，其中所述第一线程包含包括在所述数据处理装置中的硬件数据处理节点的第一子组的任务；由所述硬件线程调度程序发起所述第一线程的执行(1102)；在所述硬件线程调度程序上配置第二线程(1104)，其中所述第二线程包含包括在所述数据处理装置中的硬件数据处理节点的第二子组的任务；及由所述硬件线程调度程序发起所述第二线程的执行(1106)，其中所述第二线程与所述第一线程并行执行。
硬件线程调度程序基于并行数据处理任务

[发明专利]相机硬件模组的启动方法、设备以及存储介质-CN202211657093.6在审
发明人：张丹 -专利权人：荣耀终端有限公司
申请日： 2022-12-22 - 公布日： 2023-09-05 - 主分类号： G06F9/445 文献下载
摘要：本申请实施例提供一种相机硬件模组的启动方法、设备以及存储介质。该方法包括：基于终端设备的硬件抽象层启动第一线程；基于第一线程对终端设备的相机硬件模组进行上电处理，同时基于第二线程对相机硬件模组进行相机硬件模组启动流程中开始阶段的开始处理；第一线程与第二线程互为并行线程；在开始阶段的处理结束之后，基于第三线程进行相机模组启动流程中配流阶段的第一处理；第一线程与第三线程互为并行线程，第二线程与第三线程互为串行线程；基于第四线程若确定第一线程对相机硬件模组的上电成功，则基于第四线程进行相机模组启动流程中配流阶段的第二处理；第三线程与第四线程互为串行线程。加快相机硬件模组的启动，加快第一帧图像的送显。
相机硬件模组启动方法设备以及存储介质

[发明专利]一种基于万兆网卡的报文传输方法及系统-CN201510734415.6在审
发明人：韩阳 -专利权人：汉柏科技有限公司
申请日： 2015-11-02 - 公布日： 2016-03-23 - 主分类号： H04L12/823 文献下载
摘要：本发明提供一种基于万兆网卡的报文传输方法及系统，所述方法包括：选取CPU的一个硬件线程，将与所述硬件线程绑定的收发报文线程分离，所述收发报文线程唯一对应一网卡队列；将业务线程绑定到所述硬件线程上；将与所述硬件线程分离的收发报文线程绑定到其它硬件线程上通过将业务线程与收发报文线程相互隔离，而且不减少网卡队列的数量，在保证万兆网卡性能不降低的情况下，解决由于业务线程和收发报文线程相互抢占导致的突发性丢包问题。
一种基于网卡报文传输方法系统

[发明专利]基于多线程计算处理器的线程调度方法及装置-CN202210549695.3在审
发明人：钟伟 -专利权人：深圳中微电科技有限公司
申请日： 2022-05-20 - 公布日： 2022-08-12 - 主分类号： G06F9/48 文献下载
摘要：本发明公开了一种基于多线程计算处理器的线程调度方法及装置，方法包括所述多线程计算处理器配置好并行数据处理任务后，所有硬件线程进入运行状态；当存在硬件线程需访问外部数据时，所述硬件线程所处的线程组释放硬件运算资源，进入数据等待状态；所述多线程计算处理器将所述硬件线程需要的外部数据读取回数据缓存后，将所述线程组从数据等待状态改为切换等待状态；利用线程调度模块从循环线程池中选择处于切换等待状态的线程组，并将被选择的线程组分配到空闲时间片段本发明能高效合理处理多线程并行计算处理器的线程切换，代价小，充分利用多线程去屏蔽数据访问延迟。
基于多线程计算处理器线程调度方法装置

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
下一页»
尾页
共 100000 条